Integrated Circuits & Systems Lab

서울대학교 공과대학 Bldg. 302, Rm. 510-3 1, Gwanak-ro, Gwanak-gu, Seoul, 08826, Republic of Korea

교수님 소개

Jaehyouk Choi 교수님 사진

최재혁

서울대학교 공과대학

Associate Professor

Citations2,580
H-index30
연구실 인원수25명
이메일이 복사되었습니다

연구실 소개

is driving passion and creative idea for future technology.

연구실 키워드

하이 임팩트 태그

하이 임팩트 태그 정보가 없습니다.

연구 키워드

연구 키워드 정보가 없습니다.

알럼나이가 간 회사

Apple Inc.
Samsung Electronics
Qualcomm
Kyung Hee University
Samsung

연구실 지원 방법

대학원 지원 일정·절차는 소속 대학·대학원 및 학과(전공)마다 다릅니다. 해당 학교의 대학원 모집 공지와 지원 안내를 먼저 확인해 주세요. 연구실별로 필요 서류, 면접·과제 제출, 합격 후 입학 절차 등은 교수님 또는 연구실 안내에 따릅니다.

대우 조건

  • 연구실 대우 조건은 교수님의 과제 상황 및 석사·박사 학위 과정(재학·진학 여부 등)에 따라 상이합니다. 구체적인 지원 혜택과 연구 참여 형태는 면접 및 협의 과정에서 결정됩니다.
  • *가방끈 AI가 정리한 연구성과로 최신 연구실 정보로 업데이트를 원하시는 분들은 [수정 요청] 아이콘을 클릭해주세요

    연도별 논문 인용수

    인용 수
    누적 수

    저널 & 학회 논문 출판 수

    인용 50회 미만
    인용 50회 이상

    연구실 논문 목록

    A Comprehensive Power-Supply-Induced Jitter Mitigation Scheme for HBM Interfaces Using a Strobe-Triggered Digital LDO and Local Replica Regulators Achieving 10.7mV Voltage Droop and 1.4ns Settling Time

    2026 IEEE Custom Integrated Circuits Conference (CICC)

    Citation0

    M. Han, J. Kim, H. Song

    A Command-Aware Hybrid LDO with Ultra-Small Voltage Droop and Fast Settling Time for Power-Supply-Induced Jitter Mitigation in HBM Interfaces

    2026 IEEE Journal of Solid-State Circuits (JSSC)

    Citation0

    J. Kim, M. Han, H. Song, J. Bang, Y. Lim

    A Low-Jitter Fractional- N Digital PLL Using a Quantization-Error-Compensating BBPD and an Orthogonal-Polynomial-based LMS Calibration

    2025 IEEE Journal of Solid-State Circuits (JSSC)

    Citation0

    M. Chae, S. Jang, S. Lee

    연구실 보유 특허

    출원 목록에 대한 데이터가 없습니다

    최근 3년간 연구실적 높은 연구실

    전체보기
    연구실 목록 불러오는 중

    대학별 입시끈

    전체보기

    우리 연구실 모집

    회사명
    주식회사 아웃스탠더스
    주소
    서울시 노원구 광운로 15길 51, 3
    대표
    李智優
    사업자등록번호
    129-88-02423
    직업정보제공사업신고번호
    J1205020250003

    Copyright © 주식회사 아웃스탠더스. All rights reserved.