Integrated Circuits and Systems Lab

POSTECH 77 Cheongam-ro, Nam-gu, Pohang-si, Gyeongsangbuk-do, Korea 37673

교수님 소개

POSTECH

Citations-
H-index-
연구실 인원수-
이메일이 복사되었습니다

연구실 소개

Integrated Circuits and Systems Lab is a research group within the Department of Semiconductor Engineering at POSTECH, Korea. Our work focuses on the design of CMOS full-custom circuits, with a particular emphasis on high-bandwidth, low-power interface solutions. These circuits support data communication across various levels—from die-to-die interconnects to system-to-system links. In addition, we are actively exploring the design of advanced analog and mixed-signal circuits for next-generation applications. CMOS 집적회로 설계를 연구하며, 특히 급속히 증가하는 컴퓨팅 데이터의 시스템간 효율적인 통신을 위한 고속/저전력 인터페이스 회로설계와 이에 파생되는 아날로그 집적회로에 대한 연구 수행 - On-chip link circuits for die-to-die interconnect - Off-chip serial/parallel link systems (Equalizer, Memory interface) - Clock generation circuits (PLL, DLL) - Data converters (ADC, TDC) - Die-to-die interface for 2.5D integration - Low-power and high-bandwidth for AI application - Adaptive crosstalk cancelling technique - High-speed CDR-like architecture - TDC based on time difference amplifier - High-resolution and low-power consumption On-chip interconnect circuits Memory interface circuits Time-to-digital converter(TDC) for clock generation circuits

연구실 키워드

하이 임팩트 태그

하이 임팩트 태그 정보가 없습니다.

연구 키워드

연구 키워드 정보가 없습니다.

알럼나이가 간 회사

알럼나이 정보가 없습니다.

연구실 지원 방법

대학원 지원 일정·절차는 소속 대학·대학원 및 학과(전공)마다 다릅니다. 해당 학교의 대학원 모집 공지와 지원 안내를 먼저 확인해 주세요. 연구실별로 필요 서류, 면접·과제 제출, 합격 후 입학 절차 등은 교수님 또는 연구실 안내에 따릅니다.

대우 조건

  • 연구실 대우 조건은 교수님의 과제 상황 및 석사·박사 학위 과정(재학·진학 여부 등)에 따라 상이합니다. 구체적인 지원 혜택과 연구 참여 형태는 면접 및 협의 과정에서 결정됩니다.
  • *가방끈 AI가 정리한 연구성과로 최신 연구실 정보로 업데이트를 원하시는 분들은 [수정 요청] 아이콘을 클릭해주세요

    연도별 논문 인용수

    인용 수
    누적 수
    연도별 논문 인용수에 대한 데이터가 없습니다

    저널 & 학회 논문 출판 수

    인용 50회 미만
    인용 50회 이상
    저널 & 학회 논문 출판 수에 대한 데이터가 없습니다

    연구실 논문 목록

    Jaeho Lee, Kyongsu Lee, Jae-Yoon Sim, Seon-Kyoo Lee, “A 20-Gb/s/Line Single-Ended Transceiver With Coupling-Balanced Crosstalk-Cancellation for Shield-Less 1.5-μm-Pitch Interconnect”, IEEE Journal of Solid-State Circuits(JSSC), Early access. 2025.

    year에 대한 데이터가 없습니다 venue에 대한 데이터가 없습니다

    citation_count에 대한 데이터가 없습니다

    Seon-Kyoo Lee

    Daehoon Na, Woo-Seok Choi, and Seon-Kyoo Lee, “A 20-Gb/s 4-tap Time-Domain DFE With Pulse Width Modulation For a DQ-DQS Matched Parallel Receiver”, IET Electronics Letters, vol.60, no. 14, Jul., 2024.

    year에 대한 데이터가 없습니다 venue에 대한 데이터가 없습니다

    citation_count에 대한 데이터가 없습니다

    Seon-Kyoo Lee

    Jaeho Lee, Kyongsu Lee, Jae-Yoon Sim, and Seon-Kyoo Lee, “A 246-fJ/b 13.3-Tb/s/mm Single-Ended Current-Mode Transceiver with Crosstalk Cancellation for Shield-Less Short-Reach Interconnect”, IEEE Symposium on VLSI Technology and Circuits (VLSI), Jun. 2024.

    year에 대한 데이터가 없습니다 venue에 대한 데이터가 없습니다

    citation_count에 대한 데이터가 없습니다

    Seon-Kyoo Lee

    연구실 보유 특허

    출원 목록에 대한 데이터가 없습니다

    최근 3년간 연구실적 높은 연구실

    전체보기
    연구실 목록 불러오는 중

    대학별 입시끈

    전체보기

    우리 연구실 모집

    회사명
    주식회사 아웃스탠더스
    주소
    서울시 노원구 광운로 15길 51, 3
    대표
    李智優
    사업자등록번호
    129-88-02423
    직업정보제공사업신고번호
    J1205020250003

    Copyright © 주식회사 아웃스탠더스. All rights reserved.