연구실 | NDPL 나노 소자 및 공정 연구실 (Nano Devices and Processing Laboratory)

링크가 복사되었습니다!

교수님 소개

이정수

POSTECH 학과

Professor

Citations-

H-index-

연구실 인원수12명

이메일이 복사되었습니다

연구실 소개

NDPL (Nano Devices and Processing Laboratory) is recruiting graduate students and undergraduate research interns interested in semiconductor devices and processes.

연구실 키워드

하이 임팩트 태그

ACS Appl. Mater. InterfacesIEEE AccessSensorsSmall

연구 키워드

연구 키워드 정보가 없습니다.

알럼나이가 간 회사

연구실 지원 방법

대학원 지원 일정·절차는 소속 대학·대학원 및 학과(전공)마다 다릅니다. 해당 학교의 대학원 모집 공지와 지원 안내를 먼저 확인해 주세요. 연구실별로 필요 서류, 면접·과제 제출, 합격 후 입학 절차 등은 교수님 또는 연구실 안내에 따릅니다.

대우 조건

연구실 대우 조건은 교수님의 과제 상황 및 석사·박사 학위 과정(재학·진학 여부 등)에 따라 상이합니다. 구체적인 지원 혜택과 연구 참여 형태는 면접 및 협의 과정에서 결정됩니다.

*가방끈 AI가 정리한 연구성과로 최신 연구실 정보로 업데이트를 원하시는 분들은 [수정 요청] 아이콘을 클릭해주세요

연도별 논문 인용수

인용 수

누적 수

연도별 논문 인용수에 대한 데이터가 없습니다

저널 & 학회 논문 출판 수

인용 50회 미만

인용 50회 이상

저널 & 학회 논문 출판 수에 대한 데이터가 없습니다

연구실 논문 목록

Influence of CF4 and SF6 Plasma-Induced Surface Chemistry on Barrier Height and Contact Resistivity of Ti/Al Contacts to p-Type 4H-SiC

2026 Materials Science in Semiconductor Processing

Citation0

Jaeyong Choi, Donghwi Kim, Daehan Won, Hyunjun Kim, Jeong-Soo Lee

Hole Trap Extraction in Charge Trap Layer of 3D NAND Flash Memory

2026 IEEE Transactions on Electron Devices

Citation0

Donghyun Go, Jounghun Park, Donghwi Kim, Jinuk Ju, Seungjae Kim, Jungsik Kim, ...

Spatial Trap Profiles in the Charge Trap Layer of 3-D NAND Flash Cell using a Positive-Bias Induced Trap Extraction (P-BITE) Method

2026 venue에 대한 데이터가 없습니다

Citation0

김승재, 고동현, 김동휘, 원대한, 이정수

연구실 보유 특허

출원 목록에 대한 데이터가 없습니다

회사명: 주식회사 아웃스탠더스

주소: 서울시 노원구 광운로 15길 51, 3

대표: 李智優

사업자등록번호: 129-88-02423

직업정보제공사업신고번호: J1205020250003

NDPL 나노 소자 및 공정 연구실 (Nano Devices and Processing Laboratory)

교수님 소개

이정수

연구실 소개

연구실 키워드

알럼나이가 간 회사

연구실 지원 방법

대우 조건

연도별 논문 인용수

저널 & 학회 논문 출판 수

연구실 논문 목록

Influence of CF4 and SF6 Plasma-Induced Surface Chemistry on Barrier Height and Contact Resistivity of Ti/Al Contacts to p-Type 4H-SiC

Hole Trap Extraction in Charge Trap Layer of 3D NAND Flash Memory

Spatial Trap Profiles in the Charge Trap Layer of 3-D NAND Flash Cell using a Positive-Bias Induced Trap Extraction (P-BITE) Method

연구실 보유 특허

대학별 입시끈

우리 연구실 모집

교수님 소개

이정수

연구실 키워드

알럼나이가 간 회사

연구실 지원 방법

대우 조건

연도별 논문 인용수

저널 & 학회 논문 출판 수

연구실 논문 목록

Influence of CF4 and SF6 Plasma-Induced Surface Chemistry on Barrier Height and Contact Resistivity of Ti/Al Contacts to p-Type 4H-SiC

Hole Trap Extraction in Charge Trap Layer of 3D NAND Flash Memory

Spatial Trap Profiles in the Charge Trap Layer of 3-D NAND Flash Cell using a Positive-Bias Induced Trap Extraction (P-BITE) Method

연구실 보유 특허

최근 3년간 연구실적 높은 연구실

대학별 입시끈

우리 연구실 모집